AMD分享第二代3D V-Cache技术：峰值带宽高达2.5TB/s

　　目前，AMD搭载3D垂直缓存(3D V-Cache)技术的Zen 4架构台式机处理器已经上市销售一段时间了。Ryzen 7000X3D 系列处理器的 L3 缓存容量比常规型号增加了 64MB，是当今最好的游戏处理器。不过，直到最近在 ISSCC 2023 上，AMD 才在 Ryzen 7000X3D 系列处理器的资料中分享了有关第二代 3D V-Cache 的细节。

　　根据汤姆的硬件在第一代 3D V-Cache 中，AMD 使用了采用 7nm 工艺制造的 SRAM 芯片堆叠在同样采用 7nm 工艺制造的 Zen 3 架构 CCD 上。Zen 4架构的CCD采用5nm工艺，存在一些不兼容的问题，需要AMD进行一些修改。

　　首先，采用 7nm 工艺制造的 SRAM 芯片体积更小，尺寸从 41mm2 减小到 36mm2，同时保持了约 47 亿个晶体管的总数，因此密度更高。SRAM 芯片也缺少典型的缓存控制电路，这有助于减少延迟。额外的 L3 缓存增加了 4 个时钟的信号延迟，但带宽增加到 2.5TB/s，比上一代的 2TB/s 增加了 25%。

　　SRAM 芯片通过两种类型的硅通孔 (TSV) 连接到基础芯片。电源 TSV 在小芯片之间传输功率，而信号 TSV 在单元之间传输数据。在第一代3D V-Cache中，两种硅通孔都在CCD对应的L3缓存区。不过由于Zen 4架构的CCD采用5nm工艺，基础芯片密度的增加使得L3缓存区域变小了。即使新的 SRAM 芯片更小，它们也会与 L2 缓存重叠。

　　为了解决这个问题，AMD 将电源 TSV 移至 L2 缓存区，而信号 TSV 保留在 L3 缓存区。对于基础芯片，AMD在优化第一代3D V-Cache时，在三级缓存、数据通路和控制逻辑上实现了0.68倍的有效面积缩减，三级缓存中的硅通孔面积减少了50% . 这减少了新接口设计中的附加电路。

　　AMD 的 3D V-Cache 技术基于台积电的 SoIC 技术，这是一种无损芯片堆叠技术，这意味着没有焊料凸块或用于连接两个芯片的接合材料，硅通孔无需任何类型的粘合剂即可匹配材料。第二代 3D V-Cache 使用相同的连接工艺，但在最小 TSV 间距方面有所改进但没有变化。此外，SRAM 芯片和处理器内核仍处于同一电源域，无法独立调整。电压不能超过1.15V，所以小芯片的频率不要太高。

　　在ISSCC 2023上，AMD还展示了很多关于Ryzen 7000系列和EPYC处理器所采用的6nm工艺IOD的细节。代号为Genoa的EPYC处理器最多需要连接12个CCD，因此对应的IOD是巨大的。相比之下，消费级Ryzen 7000系列处理器仅限于两个CCD，这是一个不可更改的限制，因为对应的IOD只有两个GMI3互连来连接CCD，最终限制了处理器核心的数量。